串聯(lián)阻尼是利用一個與驅(qū)動門輸出端串聯(lián)的小電阻一般為1075來實(shí)現(xiàn)的.這種阻尼方法適合與特性阻抗來受控制的線相聯(lián)用(如底板布線無地平面的電路板和大多數(shù)繞接線等串聯(lián)端接時串聯(lián)電阻的值與電路驅(qū)動門輸出阻抗之和等于傳輸線的特性阻抗.串聯(lián)聯(lián)端接線存在著只能在終端使用集總負(fù)載和傳輸延遲時間較長的缺點(diǎn).但是這可以通過使用多余串聯(lián)端接傳輸線的方法加以克服4非端接傳輸線如果線延遲時間比信號上升時間短得多可以在不用串聯(lián)端接或并聯(lián)端接的情況下使用傳輸線如果一根非端接線的雙程延遲信號在傳輸線上往返一次的時間比脈沖信號的上升時間短那么由于非端接所引起的反沖大約是邏輯擺幅的15最大開路線長度近似為Lmaxtr/2tpd 式中tr為上升時間tpd為單位線長的傳輸延遲時間5幾種端接方式的比較并聯(lián)端接線和串聯(lián)端接線都各有優(yōu)點(diǎn)究竟用哪一種還是兩種都用這要看PCB設(shè)計(jì)者的愛好和系統(tǒng)的要求而定 并聯(lián)端接線的主要優(yōu)點(diǎn)是系統(tǒng)速度快和信號在線上傳輸完整無失真長線上的負(fù)載既不會影響驅(qū)動長線的驅(qū)動門的傳輸延遲時間又不會影響它的信號邊沿速度但將使信號沿該長線的傳輸延遲時間增大在驅(qū)動大扇出時負(fù)載可經(jīng)分支短線沿線分布而不象串聯(lián)端接中那樣必須把負(fù)載集總在線的終端串聯(lián)端接方法使電路有驅(qū)動幾條平行負(fù)載線的能力串聯(lián)端接線由于容性負(fù)載所引起的延遲時間增量約比相應(yīng)并聯(lián)端接線的大一倍而短線則因容性負(fù)載使邊沿速度放慢和驅(qū)動門延遲時間增大但是串聯(lián)端接線的串?dāng)_比并聯(lián)端接線的要小其主要原因是沿串聯(lián)端接線傳送的信號幅度僅僅是二分之一的邏輯擺幅因而開關(guān)電流也只有并聯(lián)端接的開關(guān)電流的一半信號能量小串?dāng)_也就小。